1、编译器前端对接与计算图优化

2、跨平台编译器后端适配与性能优化

3、多层次中间表示(IR)的 Lowering 策略开发

4、异构计算架构的扩展算子开发与工具链支持

2、编译器框架能力:

精通 TVM/MLIR/Triton/IREE/LLVM等编译器框架中的一种，至少参与过1个专用加速器 Dialect 开发(如 GPU/NPU 相关)熟悉异构计算架构对接机制，具备 HAL驱动层与异构计算后端对接经验(如Vukan/CUDAVDSP/NPU)

3、指令集与工具链经验:

深入理解 NPU 扩展指令，熟悉指令行为验证

具备 NPU工具链开发经验，了解从架构设计到硬件实现的完整工具链(如指令仿真、编译器优化、协同验证)

4、编程与工具链能力:

精通 C/C++、Python 开发，熟悉 LLVM/Clang 编译基础设施掌握 SystemC-TLM20等架构建模工具，具备计算架构建与性能分析能力

5、五年以上编译器或芯片工具链开发经验，主导过加速器相关工具链的量产交付，有 NPU项目落地经验，熟悉开源工具链协作机制在体系结构顶会发表过编译优化与硬件协同设计论文者优先(如ASPLOS、MICRO)